Le premier projet VHDL

Ouvrir la machine virtuelle

Ouvrir la machine virtuelle XP_PROG_ALL

Pour préparer le travail

Recopier le dossier \Répertoire à envoyer sur les postes\VHDL_STI2D

Et le mettre sur le bureau de la machine virtuelle



- 22V10_7seg.DSN affich_v2_eleve.vhd
- egalite_2x4.vhd
- Egalité_2x4.DSN
- fnum.vhd
- affich_2010_depart_eleve.vhd
- 🔊 STI2D.pfg
- 🖻 STI2D.bmk

pour ouvrir l'éditeur de texte

Pour lancer Warp

Double cliquer sur le fichier de projet STI2D.pfg

Le logiciel se lance

Double cliquer sur le fichier egalite_2x4



Compléter ensuite le fichier comme ci-dessous :

```
2
 3 library ieee;
 4 use ieee.std_logic_1164.all;
 5
 6 entity egalite 2x4 is
 7
     port (
 8
      a, b:
             in bit_vector(0 to 3);
 9
            out bit);
      aeqb:
10 end egalite 2x4;
11
12 architecture equation of egalite 2x4 is
13 begin
14
15 comp:
         process (a, b)
16
   begin
17
          if a = b then
              aeqb <= '1';
18
19
          else
              aeqb <= '0';
20
21
          end if:
22
     end process comp;
23
24 end equation;
```

- Pour compiler appuyer sur [F7]
- Ensuite ouvrir le fichier de rapport réalisé par le compilateur



> Observer en particulier les équations trouvées automatiquement par le compilateur.



Pour simuler il faut modifier le fichier vhdl voir page 16 fiche 6 Flux de simulation Warp => ISIS

On pourra ensuite simuler avec le schéma ISIS ci-contre Degalité_2x4.D5N



Synthèse et simulation de décodeur en vhdl

Synthèse d'un décodeur 1 vers 4 avec sortie haute impédance

Le symbole :



La description en vhdl :

```
1 library ieee;
 2 use ieee.std logic 1164.all;
 3
 4
5 entity decodeur1 is
 6
7
       port ( sel0,sel1,val : in std_logic;
              sy : out std logic vector(3 downto 0));
8
9
10
      attribute pin numbers of decodeur1:entity is
       "sel0:1 " & "sel1:2 " & "val:3 " &
11
       "sy(0):19 " & "sy(1):18 " & "sy(2):17 " & "sy(3):16 ";
12
13
14
15 end decodeur1;
16
17
18 architecture box of decodeur1 is
19 begin
20
21
22 p1:process(sel0,sel1,val)
23 begin
24
       if (val='1') then sy <= "ZZZZ";</pre>
       elsif ( sel1='0' and sel0='0' ) then sy <= "1110";</pre>
25
      elsif ( sel1='0' and sel0='1' ) then sy <= "1101";</pre>
26
27
      elsif ( sel1='1' and sel0='0' ) then sy <= "1011";</pre>
28
      elsif ( sel1='1' and sel0='1' ) then sy <= "0111";</pre>
29
      else sy <= "1111";</pre>
      end if:
30
31 end process p1;
32 end;
```

La simulation sous proteus :

SYNTHESE D'UN DECODEUR 1 vers 4



Le chronogramme du fonctionnement :



Travail à effectuer :

- 1. Faire toute la synthèse de ce décodeur.
- 2. Consigner les résultats dans un dossier en commentant les résultats obtenus.
- 3. Etendre cette synthèse à un décodeur de même type mais de 1 vers 8

Synthèse d'une séquence binaire pseudoaléatoire

La logique séquentielle, description succincte du 22v10:

La description fonctionnelle indique les 10 sorties qui sont en fait des macros cellules configurables soient en fonctions combinatoires soient en fonctions séquentielles donc avec une bascule de type D, appelée aussi registre. Le panachage des fonctions est possible.





GAL22V10 OUTPUT LOGIC MACROCELL (OLMC)

Le synthétiseur de Warp traduit chaque macro cellule de la manière suivante dans le cas d'une configuration séquentielle, si qa est le nom de la broche de sortie alors :

- qa.D = l'équation d'entrée de la bascule
- qa.AR = reset asynchrone
- qa.SP = preset synchrone
- qa.C =l'entrée de l'horloge (broche 1 uniquement)
- P.G STI2D_SIN_ELECTRONIQUE_NUMERIQUE_VHDL_TP_WARP.docx



Le schéma à synthétiser :



11

Le code vhdl :

Le code complet conforme au schéma ci-dessus :

```
faut
                                                                utiliser
                                                                        une
                                                                              bibliothèque
 2 -- Séquence binaire pseudo aléatoire
                                                     portes.vhd, c'est un fichier indépendant à
 3 -- sur 4 bits
                                                     décrire en vhdl.
 4
 5 library ieee;
 6 use ieee.std_logic_1164.all;
 7
 8 use work.portes.all;
 9
10 entity sbpa4 is
11
       port (
12
            init : in std logic;
13
            clk : in std logic;
14
            qa, qb, qc, qd : inout std logic
                                                        Noter la déclaration du signal interne à
15
            );
16 end sbpa4;
                                                        l'architecture appelé i, à quoi sert-il ?
17
18
                                                        Le synthétiseur à obligation de le
19
                                                        conserver à la fin de la synthèse, il sera
20 architecture composant of sbpa4 is
                                                         donc visible sur une broche.
21
22 signal i : std_logic;
23
24 attribute synthesis off of i : signal is true;
25
26 begin
27
28
       i <= qa xor qb;
       -- port map ( Entrée, Horloge, Reset, Preset, Sortie )
29
       -- conformément à la description dans la bibliothèque
30
31
       ic1 : dff2_t1 port map ( qb, clk, '0', init, qa);
32
       ic2 : dff2_t1 port map ( qc, clk, init, '0',
                                                           qb);
33
       ic3 : dff2_t1 port map ( qd, clk, init, '0',
                                                           qc);
34
       ic4 : dff2_t1 port map ( i, clk, init, '0',
                                                           qd);
35
36 end composant;
                                   L'instruction port map donne l'interconnexion pour
                                   les signaux, à renseigner conformément au schéma
                                   soit dans l'ordre : (data, clock, reset, preset, sortie)
```

La bibliothèque portes :

```
1
       library ieee;
 2
      use ieee.std_logic_1164.all;
 3
 4
     package portes is
 5
     📄 component dff2 t1
 6
 7
    Ē
           port (
 8
                       : in std_logic;
                d
 9
               clk : in std logic;
10
               reset : in std logic;
                                              Package : déclaration des modules,
11
               preset : in std logic;
                                              c'est le catalogue du contenu de la
                       : out std_logic
12
                q
                                              bibliothèque. Pour l'instant il n'y a
13
                );;
                                              qu'un seul élément.
14
           end component;
     <sup>L</sup>end portes;
15
19 E--bascule D active sur fronts montants
20
      --avec reset et preset
21
     library ieee;
22
      use ieee.std logic 1164.all;
23
24
    entity dff2 t1 is
25
    📄 port (
26
                      : in std logic;
               d
27
               clk : in std logic;
28
               reset : in std logic;
29
               preset : in std logic;
30
                      : out std logic
               q
31
               );;
32
     Lend dff2_t1;
33
34
35
    architecture archdff of dff2_t1 is
    begin
36
37
38
    p1 : process (clk,reset,preset)
39
      begin
40
          if (clk'event and clk='1')
41
    Ē
           then
42
               if ( reset = 1^{\prime} )
43
    Þ
                   then q <= '0';
44
               elsif ( preset = '1' )
    自日
45
                   then q<='1';
46
               else q <= d;</pre>
                                              Description complète du premier
47
               end if;
                                              'composant' de la bibliothèque la
48
           end if;
                                              bascule D.
49
     end process p1;
50
```

e la

51

^Lend archdff;

Travail à effectuer :

- 1. Faire toute la synthèse du générateur de SBPA, quelle est la valeur initiale obtenue avec init=1?
- 2. Déterminer la séquence obtenue avec Proteus, pourquoi appelle-t-on une telle séquence

Séquence Binaire Pseudo Aléatoire ?

3. Faire la synthèse de l'exemple ci-dessous :



La valeur initiale est de 10000, la séquence est-elle de longueur maximale ?

4. Autre exemple :



CLK

Noter ici la présence de deux signaux interne, on pourra prendre comme valeur initiale la valeur 10101.

Automate séquentiel

Description de l'automate par une machine de Moore



Le codage en vhdl



Encodage des états

Cela signifie donner un numéro binaire aux états pour pouvoir les identifier. Il y a plusieurs solutions exposées ci-dessous. Noter que ces numéros sont mémorisés donc utilise des registres, pour nous des sorties du 22V10.

Encodage personnalisé :

synta	xe : attribute enum_encoding of type_name:type is "string"	Choix
		complètement
21	type states is (s0,s1,s2,s3);	libre du code
22		
23	attribute enum encoding of states:type is " 00 01 10 11 ";	
24	_	
25	<pre>signal state : states:=s0;</pre>	
Encod	age prédéfini : one hot zero, one hot one, grav, sequential	L

Syntaxe : attribute state encoding of type-name is value;

21	<pre>type states is (s0,s1,s2,s3);</pre>
22	
23	attribute state encoding of states:type is gray;
24	-
25	<pre>signal state : states:=s0;</pre>

Travail à réaliser

- 1. Faire la synthèse et la simulation
- Améliorer le dispositif précédent pour filtrer les bruits numériques, éliminer des impulsions parasites de durée inférieure ou égale à un coup d'horloge selon le chronogramme ci-dessous :



Il faut tout d'abord dessiner la machine d'états modifiée puis faire la synthèse.

Analyse d'une boite noire

Faire la synthèse et la simulation du code boite-noire et tout d'abord dessiner le bilan des entrées sorties à partir de l'entité.

```
3 library ieee;
4 use ieee.std_logic_1164.all;
5
6 library cypress;
7 use cypress.std_arith.all;
8
9 entity fnum is
10 generic (N:integer:=6);
11 port (
12 clock,sig_in : in std_logic;
13 sig_out : out std_logic);
14 end fnum;
```

Puis faire la synthèse et simuler le résultat pour déterminer la fonction de cette boite, la description de l'architecture est donnée ci-dessous. (Vous n'avez rien à saisir, le code fhum.vhd vous est donné)

```
16 architecture arch_fnum of fnum is
17
18 signal compte: integer range 0 to N;
19 signal etat : std logic;
20
21 begin
22
23 process (clock)
24 begin
25 if (clock'event and clock='1') then
26
27
           if ((etat='0') and (compte<N))
28
               then
29
                   if (sig_in='0')
                   then compte <= 0;</pre>
30
31
                        else compte <= compte + 1;</pre>
32
                   end if:
33
               elsif ((etat='0') and (compte = N))
34
                   then etat <= '1'; compte <= 0;</pre>
           end if;
35
36
37
           if ((etat='1') and (compte<N))</pre>
38
               then
39
                   if (sig in='1')
40
                       then compte <= 0;
41
                        else compte <= compte + 1;</pre>
42
                   end if:
43
               elsif ((etat='1') and (compte = N))
44
                   then etat <= '0'; compte <= 0;
45
          end if:
46
      end if:
47 end process;
48
49 sig_out <= etat;
50
51 end arch fnum;
```

Synthèse de compteur

Comparer le fonctionnement des compteurs ci-dessous,

Les codes vhdl sont disponibles dans le dossier examples/counter de warp galaxy

```
3 library ieee;
 4 use ieee.std logic 1164.all;
 5 entity counter is port(
    clk, reset, load:
                          in std logic;
 6
7
               in std_logic_vector(3 downto 0);
      data:
8
     count:
                     buffer std logic vector(3 downto 0));
9 end counter;
10
11 use work.std arith.all;
12
13 architecture archcounter of counter is
                                                            Ne pas oublier de faire
14 begin
15 upcount: process (clk)
                                                            tout d'abord le bilan des
16 begin
                                                            entrées sorties
17
          if (clk'event and clk= '1') then
              if load = '1' then
18
                  count <= data;
19
20
              else
                  count <= count + 1;
21
2.2.
              end if;
23
          end if:
24
    end process upcount;
25 end archcounter;
 4 library ieee;
 5 use ieee.std logic 1164.all;
 6 USE work.STD ARITH.all;
 7
 8 entity counter is port(
 9 clk, rst, pst, load,counten:
                                     in std logic;
               in std_logic_vector(3 downto 0);
10
       data:
11
      count:
                          buffer std logic vector(3 downto 0));
12 end counter;
13
14 architecture archcounter of counter is
15 begin
16 upcount: process (clk, rst, pst)
17
    begin
18
          if rst = '1' then
19
              count <= "0000";
20
          elsif pst = '1' then
21
              count <= "1111";
22
          elsif (clk'event and clk= '1') then
23
              if load = '1' then
24
                  count <= data;
25
               elsif counten = '1' then
26
                  count <= count + 1;
27
              end if:
28
          end if:
     end process upcount;
29
30 end archcounter;
```

Visualisation des registres internes

Sur l'exemple ci-dessous les sorties broche 23 et 14 du Pal22V10 sont utilisés en interne par le synthétiseur vhdl et donc ne sont pas visibles sous proteus.



Un examen du fichier de programmation au format jedec généré par warp permet de comprendre pourquoi :



La modification de la ligne de fusible directement dans le fichier jedec généré par warp permet d'activer la sortie haute impédance. La broche 23 visualise donc l'état interne de state_BV_0. (Cette modification doit être réalisée après chaque compilation, avant le traitement par Galep32) **1 0**



P.G STI2D_SIN_ELECTRONIQUE_NUMERIQUE_VHDL_TP_WARP.docx

Additionneur

Etude de l'additionneur élémentaire

- 1. Déterminer les équations d'un additionneur de deux bits.
- 2. Réaliser la synthèse en vhdl. Simuler.
- 3. Intégrer cet additionneur dans votre bibliothèque porte.

Synthèse d'un bloc d'addition

Utiliser l'élément d'addition élémentaire pour synthétiser un additionneur de deux mots de quatre bits.



La méthode de synthèse est identique au chapitre SBPA. Il faut :

- 1. Faire appel à votre bibliothèque porte
- 2. Interconnecter les différents additionneurs selon le schéma ci-dessous
- Compiler puis faire la synthèse, (l'utilisation de l'attribut Synthesis_off = true est indispensable pourquoi ?)





Synthèse d'un décodeur avec latch

Vérifier par la simulation que le code ci-dessous correspond bien au fonctionnement de ce décodeur.

```
3 library ieee;
                                                                     Dmux
                                                        GL
 4 use ieee.std_logic_1164.all;
                                                                C8
 5
                                                                                    Y0
                                                                               0
 6
                                                        SelA
                                                                 8D
7 entity decod latch is
                                                                      0
                                                                            0
                                                        SelB
                                                                         G
                                                                                    Y1
8
                                                                            3
                                                                               1
9
       port ( selA, selB, G1, G2b, GLb : in std logic;
10
              sy : out std logic vector(3 downto 0));
                                                                                    Y2
11
                                                                               2
12 end decod latch;
                                                         G1
13
                                                                   &
                                                                      EN
                                                                                    Y3
                                                         ۲<u>G</u>
                                                                               3
15 architecture box of decod_latch is
16
17 signal adresse : std logic vector(1 downto 0);
18
19 begin
20
21
                                            Il faut expliquer ce symbole avant
22 p1:process(selA,selB,GLb)
23 begin
                                            toute chose !
24
       if ( GLb= '0' )
25
       then
26
           adresse <= selB & selA;
27
       end if;
28 end process p1;
29
30
31 p2:process(adresse,G1,G2b)
32 begin
       if ( G1='1' and G2b='0' )
33
34
       then
                  ( adresse = "00" ) then sy <= "0001";
35
           if.
           elsif ( adresse = "01" ) then sy <= "0010";</pre>
36
           elsif ( adresse = "10" ) then sy <= "0100";</pre>
37
           else sy <= "1000";</pre>
38
39
           end if:
40
       else
41
           sy <= "0000";
42
       end if:
43 end process p2;
44
45
46
47 end;
```

Modifier le code ci-dessus pour faire un décodeur identique mais avec la fonction haute impédance en plus, gérée avec une entrée supplémentaire de validation.

- 1 Redessiner le symbole complet avec l'entrée supplémentaire et les sorties avec la haute impédance.
- 2 Modifier le code vhdl
- 3 Simuler le nouveau décodeur